### SEMICONDUCTOR DEVICE

Patent Number:

JP2001068617

Publication date:

2001-03-16

Inventor(s):

OKADA TAKASHI; TAGUCHI HIDEO

Applicant(s):

**TOSHIBA CORP** 

Requested Patent:

JP2001068617

Application Number: JP19990240661 19990827

Priority Number(s):

IPC Classification:

H01L25/065; H01L25/07; H01L25/18; H01L23/12; H01L23/52

EC Classification:

Equivalents:

### **Abstract**

PROBLEM TO BE SOLVED: To provide a semiconductor device containing a plurality of laminated semiconductor packages which operates at high speed without disturbing signal waveform of a channel part under the influence of reflection by a branch wiring even if a wiring between the branch wiring is in the vertical direction and become exceedingly short.

SOLUTION: A semiconductor device is provided with a plurality of laminated thin type semiconductor packages 1 and wirings that supply signals to the packages 1. The wiring is constituted by a main wiring 6 that connects electrically input/output terminals 7 in a lamination direction with a specified external connection terminal 21 of the package 1 in between, and a branch wiring 5 that is wired so as to connect electrically the specified external connection terminal 2 of the package 1 to another connection terminal 2 of the package 1 with a semiconductor element 3 in between. In the branch wiring 5, a wiring part from the specified external connection terminal of the semiconductor package to a connection electrode formed on the semiconductor element and a wiring part from the connection electrode to another external connection terminal are placed with length substantially equal to each other so as to prevent reflection due to impedance mismatch of the branch wiring part.

Data supplied from the esp@cenet database - I2

# (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-68617 (P2001-68617A)

(43)公開日 平成13年3月16日(2001.3.16)


(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)		
H01L	25/065		H01L 25/08		Z			
25/07 25/18			23/12 23/52		L			
					(	С		
	23/12							
	23/52							
	20,02		審査請求	未請求	請求項の数4	OL	(全 9 頁)	
(21)出願番	号	<b>特願平11-240661</b>	(71)出顧人	0000030	000003078			
				神奈川県川崎市幸区小向東芝町1番地 株				
(22)出願日		平成11年8月27日(1999.8.27)						
			(72)発明者					
				式会社東芝マイクロエレクトロニクスセン				
				ター内				
			(72)発明者	田口 英男 三重県四日市市山之一色町800 株式会社				
				東芝四	日市工場内			
			(74)代理人	100097629				
				弁理士	竹村 壽			

## (54) 【発明の名称】 半導体装置

### (57)【要約】

【課題】 分岐配線間の配線が垂直方向になって極端に 短くなっても分岐配線による反射の影響でチャネル部分 の信号波形が乱れず高速動作が実現できる積層された複 数の半導体パッケージを有する半導体装置を提供する。

【解決手段】 半導体装置は、積層された複数の薄型半導体パッケージ1と、パッケージ1に信号を供給する配線とを有している。前記配線は、入出力端子7間をパッケージ1の所定の外部接続端子21を経て電気的に積層方向に接続する主配線6と、パッケージ1の前記所定の外部接続端子2から半導体素子3を経てパッケージ1の他の外部接続端子2に電気的に接続するように配線された分岐配線5とから構成され、前記分岐配線は、この分岐配線部分のインピーダンス不整合による反射を防止するように、前記半導体パッケージの前記所定の外部接続端子から前記半導体素子に形成された接続電極までの配線部分とこの接続電極から前記他の外部接続端子までの配線部分とは実質的に等しい長さに配置さる。



1

# 【特許請求の範囲】

【請求項1】 積層された複数の薄型半導体パッケージ と、前記積層された複数の薄型半導体パッケージに信号 を供給する配線とを具備し、前記半導体パッケージは、 それぞれ対向する2つの側面近傍に形成された複数列の 外部接続端子列を備え、前記配線は、半導体装置の入出 力端子間を前記半導体パッケージの所定の外部接続端子 を経て電気的に積層方向に接続する主配線と前記半導体 パッケージの前記所定の外部接続端子から半導体素子を 経て前記半導体素子の接続電極に電気的に接続するよう に配線された分岐配線とから構成され、前記分岐配線 は、この分岐配線部分のインピーダンス不整合による反 射を防止するように、前記半導体パッケージの前記所定 の外部接続端子から前記半導体素子に形成された接続電 極までの配線部分とこの接続電極から前記他の外部接続 端子までの配線部分とが実質的に等しい長さに形成され ていることを特徴とする半導体装置。

【請求項2】 積層された複数の薄型半導体パッケージ と、前記積層された複数の薄型半導体パッケージに信号 を供給する配線とを具備し、前記半導体パッケージは、 それぞれ対向する2つの側面近傍に形成された複数列の 外部接続端子列を備え、前記配線は、半導体装置の入出 力端子間を前記半導体パッケージの所定の外部接続端子 を経て積層方向に電気的に接続する主配線と、各半導体 パッケージの前記外部接続端子から各半導体素子に電気 的に接続するように配線された分岐配線とから構成さ れ、前記分岐配線は、前記半導体パッケージの内の第1 の半導体パッケージに属する第1の外部接続端子からこ の第1の外部接続端子とこの第1の半導体パッケージを 隔てて対向した位置に配置された第2の外部接続端子ま でこの第1の半導体素子の接続電極を介して配線された 第1の分岐配線を有し、前記主配線は、前記第1の半導 体パッケージの前記第2の外部接続端子から積層方向に 隣接する第2の半導体パッケージの第2の外部接続端子 まで配置形成された第1の主配線を有し、また、前記分 岐配線は、前記第2の半導体パッケージの第2の外部接 続端子から第2の半導体素子を隔てて対向した位置に配 置された第1の外部接続端子まで前記第2の半導体素子 の接続電極を介して配置形成された第2の分岐配線を有 し、また、前記主配線は、前記第2の半導体パッケージ の第1の外部接続端子から積層方向に隣接する第3の半 導体パッケージの第1の外部接続端子まで配置形成され た第2の主配線を有することを特徴とする半導体装置。

【請求項3】 積層された複数の薄型半導体パッケージと、前記積層された複数の薄型半導体パッケージに信号を供給する配線とを具備し、前記半導体パッケージは、それぞれ対向する2つの側面近傍に形成された複数列の外部接続端子列を備え、前記配線は、半導体装置の入出力端子間を前記半導体パッケージの所定の外部接続端子を経て積層方向に電気的に接続する主配線と、各半導体 50

パッケージの前記外部接続端子から各半導体素子に電気 的に接続するように配線された分岐配線とから構成さ れ、前記分岐配線は、前記半導体パッケージの内の第1 の半導体パッケージに属する前記第1の外部接続端子か **らこの第1の外部接続端子と隣接した位置に配置された** 前記第1の半導体パッケージの第2の外部接続端子まで この第1の半導体素子の接続電極を介して配線された第 1の分岐配線を有し、前記主配線は、前記第1の半導体 パッケージの前記第2の外部接続端子から積層方向に隣 接する第2の半導体パッケージの第2の外部接続端子ま で配置された第1の主配線を有し、また、前記分岐配線 は、前記第2の半導体パッケージの第2の外部接続端子 からこの第2の外部接続端子と隣接した位置に配置され た前記第2の半導体パッケージの第1の外部接続端子ま で前記第2の半導体素子の接続電極を介して配置形成さ れた第2の分岐配線を有し、また、前記主配線は、前記 第2の半導体パッケージの第1の外部接続端子から積層 方向に隣接する第3の半導体パッケージの第1の外部接 続端子まで配置形成された第2の主配線を有することを

【請求項4】 前記複数の薄型半導体パッケージは、最上層がメモリコントロール用半導体又はクロックジェネレータ用半導体であり、その他の層がメモリであることを特徴とする請求項2又は請求項3に記載の半導体装置。

# 【発明の詳細な説明】

特徴とする半導体装置。

#### [0001]

【発明の属する技術分野】本発明は、複数のメモリ素子などの半導体素子(半導体チップ)を基板上に実装したメモリモジュールなどの半導体装置に関し、とくに薄型の半導体パッケージを積層実装して小型化したメモリモジュールを高速で動作させるための配線構造に関するものである。

### [0002]

40

【従来の技術】従来の半導体装置である高速動作メモリ モジュールの一例としてRIMMモジュール(図5)と その配線図(図6)を示す。マザーボード100に搭載 されたメモリコントローラ101からラムバスチャネル 102と呼ばれるインピーダンス28Qにコントロール された配線が、コネクタ103を介してRIMMモジュ ール104に入る。RIMMモジュールは、複数個用い られており、最後のRIMMモジュール104を経て終 端部まで一本のラインが形成されている。また、モジュ ール内ではこのチャネルから分岐して、CSPタイプの パッケージで構成される各メモリ素子の同じ端子に接続 されている。同様にマザーボード100に搭載されたク ロックジェネレータ105は、インピーダンス28Qに コントロールされたクロック配線106から400MH zのクロック波を供給し、800MHzでのデータ転送 レートを実現している。このとき各CSPメモリ素子の

4

端子への分岐配線は、垂直方向の基板スルーホールとCSPパッケージへの半田ボール接続で行われるため分岐配線の長さは短く抑えられる。また、分岐配線への負荷がチャンネルのインピーダンスに与える影響をチャンネル配線の配線幅などにより補正し、負荷が存在する状態でインピーダンス28Qにコントロールすることにより、チャンネルの高速信号が配線分岐部のインピーダンス不整合による反射で乱れることを防ぎ高速動作を可能とする。図5及び図7は、Rambus社よりWeb上で公開された文献より引用したものである。

【0003】図7は、この様な高速メモリモジュールの 半導体パッケージが非常に薄型になった場合に、従来の ように基板上に半導体パッケージを平面的に配置する構 造から薄型の半導体パッケージを積層して小型化する場 合の構造を示したものである。この図に示す積層構造の 半導体装置は、配線基板に半導体パッケージを搭載しこ れらを複数層積層し一体化してなるものである。薄型の 配線基板からなるパッケージ121は、半導体素子12 3の外部接続端子122の列を半導体素子123の両側 辺の近傍に具備している。複数個のパッケージ121が ほぼ横方向のズレが無い形で縦方向に積み重ねられてい る。各半導体素子123は、厚さが0.05~0.1m mの薄いシリコンチップからなる。半導体素子123 は、内部回路と電気的に接続された複数の電極124を 有し、電極124とパッケージ121の外部接続端子1 22とを結ぶ配線125が半導体素子123の表面に形 成されている。また、高速メモリモジュール全体の構造 として、積層され一体化された各パッケージ121の外 部接続端子122同士を縦方向に結線する配線126が 形成されている。また、高速メモリモジュールには外部 電極127と、パッケージ121の外部接続端子122 とこの外部電極127とを結ぶ配線128が形成されて いる。

# [0004]

【発明が解決しようとする課題】この従来の高速動作メ モリモジュールであるRIMMモジュールの高密度化を 計るためにこれを単に積層型にした図7の問題は、高速 信号用のチャンネルの配線長さが平面的に配置した非積 層構造のRIMMモジュールの場合に比べて異なってく る点にある。このため、チャネル配線のインピーダンス コントロールが難しくなっている。つまり、チャンネル から分岐する配線125が長くなる一方、分岐間の配線 126が垂直方向になって極端に短くなってしまうの で、分岐配線による反射の影響でチャネル部分の信号波 形が乱れてしまう。このため高速動作を実現できなくな る。本発明は、このような事情によりなされたものであ り、分岐配線間の配線が垂直方向になって極端に短くな っても分岐配線による反射の影響でチャネル部分の信号 波形が乱れず高速動作が実現できる積層された複数の半 導体パッケージを有する半導体装置を提供する。

[0005]

【課題を解決するための手段】本発明は、半導体装置に おいて、積層された複数の薄型半導体パッケージと、前 記積層された複数の薄型半導体パッケージに信号を供給 する配線とを具備し、前記半導体パッケージは、それぞ れ対向する2つの側面近傍に形成された複数列の外部接 続端子列を備え、前記配線は、半導体装置の入出力端子 間を前記半導体パッケージの所定の外部接続端子を経て 電気的に積層方向に接続する主配線と、前記半導体パッ ケージの前記所定の外部接続端子から半導体素子を経て 10 前記半導体パッケージの他の外部接続端子に電気的に接 続するように配線された分岐配線とから構成され、前記 分岐配線は、この分岐配線部分のインピーダンス不整合 による反射を防止するように、前記半導体パッケージの 前記所定の外部接続端子から前記半導体素子に形成され た接続電極までの配線部分とこの接続電極から前記他の 外部接続端子までの配線部分とは実質的に等しい長さに 配置形成されていることを特徴としている。

【0006】本発明は、薄型の半導体パッケージを積層 して半導体装置を構成するのでシステムの小型化が可能 となる。また、高速信号用のチャンネル分岐する配線の 長さが短くなり、分岐間の配線が垂直方向だけで極端に 短くなってしまうことが避けられるので、分岐間の配線 が垂直及び水平方向の配線により適度な長さを保つこと ができるようになり、且つ分岐配線による反射の影響に よりチャネル部分の信号波形が乱れてしまうのを防止で きるので積層型半導体装置の高速動作が可能となる。こ の様な半導体モジュールにおいて、半導体素子の負荷が ほぼ一定の配線長毎に加わるようにしなければならな 30 い。この場合のほぼ一定の配線長の許容範囲は、±10 %以内であることが望ましい。その理由は、負荷となる 半導体素子入力容量のばらつき許容範囲が±10%であ り、配線長のばらつきも同様に容量のばらつきとして寄 与することから、両者は、同等の許容範囲とすることが 望ましいことによる。また、メモリモジュールにおいて はメモリコントローラ用半導体素子又はクロックジェネ レータ用半導体素子についてもメモリモジュールとして 一体化することにより、マザーボードやソケットの信号 電送特性のコントロールが不要になり、高速動作に対し てさらに有利となる。

【0007】即ち、本発明の半導体装置は、積層された 複数の薄型半導体パッケージと、前記積層された複数の 薄型半導体パッケージに信号を供給する配線とを具備 し、前記半導体パッケージは、それぞれ対向する2つの 側面近傍に形成された複数列の外部接続端子列を備え、 前記配線は、半導体装置の入出力端子間を前記半導体パッケージの所定の外部接続端子を経て電気的に積層方向 に接続する主配線と、前記半導体パッケージの前記所定 の外部接続端子から半導体素子を経て前記半導体パッケ ージの他の外部接続端子に電気的に接続するように配線 された分岐配線とから構成され、前記分岐配線は、この 分岐配線部分のインピーダンス不整合による反射を防止 するように、前記半導体パッケージの前記所定の外部接 続端子から前記半導体素子に形成された接続電極までの 配線部分とこの接続電極から前記他の外部接続端子まで の配線部分とは実質的に等しい長さに配置形成されてい ることを第1の特徴としている。

【0008】また、本発明の半導体装置は、積層された 複数の薄型半導体パッケージと、前記積層された複数の 薄型半導体パッケージに信号を供給する配線とを具備 し、前記半導体パッケージは、それぞれ対向する2つの 側面近傍に形成された複数列の外部接続端子列を備え、 前記配線は、半導体装置の入出力端子間を前記半導体パ ッケージの所定の外部接続端子を経て積層方向に電気的 に接続する主配線と、各半導体パッケージの前記外部接 続端子から前記各半導体素子に電気的に接続するように 配線された分岐配線とから構成され、前記分岐配線は、 前記半導体パッケージの内の第1の半導体パッケージに 属する第1の外部接続端子からこの第1の外部接続端子 とこの第1の半導体パッケージを隔てて対向した位置に 配置された第2の外部接続端子までこの第1の半導体素 子の接続電極を介して配線された第1の分岐配線を有 し、前記主配線は、前記第1の半導体パッケージの前記 第2の外部接続端子から積層方向に隣接する第2の半導 体パッケージの第2の外部接続端子まで配置形成された 第1の主配線を有し、また、前記分岐配線は、前記第2 の半導体パッケージの第2の外部接続端子から前記第2 の半導体素子を隔てて対向した位置に配置された第1の 外部接続端子まで前記第2の半導体素子の接続電極を介 して配置形成された第2の分岐配線を有し、また、前記 主配線は、前記第2の半導体パッケージの第1の外部接 続端子から積層方向に隣接する第3の半導体パッケージ の第1の外部接続端子まで配置形成された第2の主配線 を有することを第2の特徴としている。

【0009】また、本発明の半導体装置は、積層された 複数の薄型半導体パッケージと、前記積層された複数の 薄型半導体パッケージに信号を供給する配線とを具備 し、前記半導体パッケージは、それぞれ対向する2つの 側面近傍に形成された複数列の外部接続端子列を備え、 前記配線は、半導体装置の入出力端子間を前記半導体パ ッケージの所定の外部接続端子を経て積層方向に電気的 に接続する主配線と、各半導体パッケージの前記外部接 続端子から各半導体素子に電気的に接続するように配線 された分岐配線とから構成され、前記分岐配線は、前記 半導体パッケージの内の第1の半導体パッケージに属す る前記第1の外部接続端子からこの第1の外部接続端子 と隣接した位置に配置された前記第1の半導体パッケー ジの第2の外部接続端子までこの第1の半導体素子の接 続電極を介して配線された第1の分岐配線を有し、前記 主配線は、前記第1の半導体パッケージの前記第2の外 部接続端子から積層方向に隣接する第2の半導体パッケージの第2の外部接続端子まで配置された第1の主配線を有し、また、前記分岐配線は、前記第2の半導体パッケージの第2の外部接続端子からこの第2の外部接続端子と隣接した位置に配置された前記第2の半導体パッケージの第1の外部接続端子まで前記第2の半導体パッケージを開発が当時では、前記第2の半導体パッケージの第1の外部接続端子から積層方向に隣接する第3の半導体パッケージの第1の外部接続端子な配置形成された第2の主配線を有することを第3の特徴としている。前記積層された複数の薄型半導体パッケージは、最上層がメモリコントロール用半導体又はクロックジェネレー

タ用半導体であり、その他の層がメモリ素子であるよう

# にしても良い。 【0010】

【発明の実施の形態】以下、図面を参照して発明の実施 の形態を説明する。まず、図1を参照して第1の実施例 を説明する。図1は、従来のように基板上に半導体パッ ケージを平面的に配置する構造から薄型の半導体パッケ ージを積層して小型化する高速メモリモジュールの斜視 図である。この実施例の積層構造の半導体装置は、配線 基板に半導体素子を搭載しこれらを複数層積層し一体化 してなるものである。薄型の配線基板からなるパッケー ジ1は、外部接続端子2の列を半導体素子3の両側辺の 近傍に形成されている。半導体素子3を搭載した複数個 のパッケージ1がほぼ横方向のズレが無い形で縦方向に 積み重ねられている。各半導体素子3は、厚さが0.0 5~0.1mmの薄いシリコンチップから構成され、半 導体素子3上には、半導体素子3の内部回路と接続され ている複数の接続電極4及び所定の接続電極4とこの半 導体素子3の2つの外部接続端子2とを結ぶ分岐配線5 が形成されている。この場合、分岐配線5は、1つの接 続電極4に対して、半導体素子3の両側の外部接続端子 2へ2本接続されている。

【0011】また、メモリモジュール全体の構造とし て、積層された各半導体素子3の外部接続端子2同士を 縦方向に結線する主配線6が形成されている。さらに、 メモリモジュールの外部電極7と、外部接続端子2と前 40 記メモリモジュールの外部電極7を結ぶ配線8が形成さ れている。さらに1つのメモリモジュールの外部電極7 から全ての半導体素子3の同じ機能を持つ接続電極4へ 分岐接続され、別のモジュール外部電極9へつながる高 速信号チャンネルが形成される。この外部電極7、9間 に形成された高速信号チャンネルを図1を用いて詳細に 説明すると、前記配線は、半導体装置の入出力端子であ る外部電極7を出て外部電極9に至る主配線6(61, 62, ···, n) 主配線と、各半導体パッケージ1の 前記外部接続端子2から前記各半導体素子3に電気的に 接続するように配線された分岐配線5(51,52,・ 50

· · n)とから構成されている。

【0012】前記分岐配線5は、前記半導体パッケージ の内の第1の半導体パッケージ11に属する第1の外部 接続端子21からこの第1の外部接続端子21とこの第 1の半導体パッケージ11を隔てて対向した位置に配置 された第2の外部接続端子22まで第1の半導体素子の 接続電極41を介して配線された第1の分岐配線51を 有し、前記主配線6は、前記第1の半導体パッケージ1 1の前記第2の外部接続端子22から積層方向に隣接す る第2の半導体パッケージ11の第2の外部接続端子ま で配置形成された第1の主配線61を有し、また、前記 分岐配線5は、前記第2の半導体パッケージ12の第2 の外部接続端子から前記第2の半導体素子32を隔てて 対向した位置に配置された第1の外部接続端子まで前記 第2の半導体素子32の接続電極42を介して配置形成 された第2の分岐配線を有する。また、前記主配線6 は、前記第2の半導体パッケージ12の第1の外部接続 端子から積層方向に隣接する第3の半導体パッケージ1 3の第1の外部接続端子まで配置形成された第2の主配 線62を有している。

7

【0013】このように、接続電極4から延びる分岐配 線5が、半導体パッケージ1の片側の外部接続端子2を 次の層の半導体パッケージ1の外部接続端子2へ垂直な 主配線6で結線し、次の層の半導体パッケージ1では、 半導体パッケージ内の分岐配線5が、半導体パッケージ 1の前記片側の外部電極端子2から同じ接続電極4への 分岐配線を経て、半導体素子の前記片側と反対側の外部 接続端子2へと接続されるようになっている。以上の構 成により、積層した1つの層の半導体パッケージから次 の層の半導体パッケージへの垂直方向の主配線6が、半 導体素子の両側に互い違いに配線されるようになる。こ のため、高速信号用のチャンネル分岐をする分岐配線の 長さが短くなり、分岐間の主配線が垂直方向だけで極端 に短くなってしまうことを避け、分岐間の主配線が垂直 及び水平方向の配線により適度な長さを保つことができ るようになり、分岐配線による反射の影響でチャネル部 分の信号波形が乱れてしまうことを防止できる。以上の 高速信号チャンネルは、メモリモジュールの外部電極 7、9間に形成されるが、メモリモジュールシステムで は他の外部電極 7′、9′間、又は外部電極 7″、9″ 間などに形成される高速信号チャンネルが構成される。 【0014】次に、図2を参照して第2の実施例を説明 する。図2は、従来のように基板上に半導体パッケージ を平面的に配置する構造から薄型の半導体パッケージを 積層して小型化する高速メモリモジュールの斜視図であ る。この実施例の積層構造の半導体装置は、配線基板に 半導体素子を搭載しこれらを複数層積層し一体化してな るものである。薄型の配線基板からなるパッケージ1 は、パッケージ1の外部接続端子2の列を半導体素子3 の両側辺の近傍に形成されている。半導体素子3を搭載 50 導体パッケージ1内の分岐配線5が、半導体パッケージ

した複数個のパッケージ1がほぼ横方向のズレが無い形 で縦方向に積み重ねられている。各半導体素子3は、厚 さが0.05~0.1mmの薄いシリコンチップから構 成され、半導体素子3上には、半導体素子3の内部回路 と接続されている複数の接続電極4及び所定の接続電極 4とこの半導体パッケージ1の2つの外部接続端子2と を結ぶ分岐配線5が形成されている。この場合、分岐配 線5は、1つの接続電極4に対して、半導体パッケージ 1の同じ側の外部接続端子2へ2本接続されている。ま た、メモリモジュール全体の構造として、積層された各 半導体パッケージ1の外部接続端子2同士を縦方向に結 線する主配線6が形成されている。更にメモリモジュー ルの外部電極7と、外部接続端子2とメモリモジュール の外部電極 7 を結ぶ配線 8 が形成されている。さらに、 メモリモジュールの 1 つの外部電極 7 から全ての半導体 素子3の同じ機能を持つ接続電極4へ分岐接続され、別 のメモリモジュールの別の外部電極9へつながる高速信 号チャンネルが形成される。

【0015】この外部電極7、9間に形成された高速信 20 号チャンネルを図2を用いて詳細に説明すると、前記配 線は、半導体装置の入出力端子である外部電極7を出て 外部電極9に至る主配線6 (61,62,・・・, n) 主配線と、各半導体パッケージ1の前記外部接続端子2 から前記各半導体素子3に電気的に接続するように配線 された分岐配線5 (51, 52, ・・・n) とから構成 されている。前記分岐配線5は、前記半導体パッケージ 1の内の第1の半導体パッケージ11に属し、2列ある 内一方の外部接続端子列にある第1の外部接続端子21 からこの第1の外部接続端子21に隣接した位置に配置 された前記第1の半導体パッケージ11の第2の外部接 続端子22までこの第1の半導体素子31の接続電極4 1を介して配線された第1の分岐配線51を有し、前記 主配線6は、前記第1の半導体パッケージ11の前記第 2の外部接続端子22から積層方向に隣接する第2の半 導体パッケージ12の第2の外部接続端子まで配置され た第1の主配線61を有している。また、前記分岐配線 5は、前記第2の半導体パッケージ12の第2の外部接 続端子からこの第2の外部接続端子に隣接した位置に配 置された前記第2の半導体パッケージの第1の外部接続 40 端子まで前記第2の半導体素子の接続電極42を介して 配置形成された第2の分岐配線52を有し、前記主配線 6は、前記第2の半導体パッケージ12の第1の外部接 続端子から積層方向に隣接する第3の半導体パッケージ 13の第1の外部接続端子まで配置形成された第2の主 配線62を備えている。

【0016】このように、接続電極4から延びる分岐配 線5が、半導体パッケージ1の片側の外部接続端子2を 次の層の半導体パッケージ1の外部接続端子2へ垂直な 配線6で結線し、次の層の半導体パッケージ1では、半

10

1の前記片側の外部電極端子2から前記接続電極と同じ 機能の対応する接続電極4への分岐配線を経て、半導体 パッケージ1の前記と同じ側の外部接続端子2へと接続 されるようになっている。これにより、積層した1つの 層の半導体パッケージから次の層の半導体パッケージへ の垂直方向の主配線が、半導体素子の1つの側面に隣接 する外部接続端子位置において、互い違いに分けて配線 されるようになる。このため、高速信号用のチャンネル 分岐をする分岐配線の長さが短くなり、分岐間の主配線 が垂直方向だけで極端に短くなってしまうことを避け、 分岐間の主配線が垂直及び水平方向の配線により適度な 長さを保つことができるようになり、分岐配線による反 射の影響でチャネル部分の信号波形が乱れてしまうこと を防止できる。以上の高速信号チャンネルは、メモリモ ジュールの外部電極7、9間に形成されるが、メモリモ ジュールシステムでは他の外部電極間に形成される高速 信号チャンネルが構成される。

【0017】次に、図3を参照して第3の実施例を説明 する。図3は、従来のように基板上に半導体パッケージ を平面的に配置する構造から薄型の半導体パッケージを 積層して小型化する高速メモリモジュールの斜視図であ る。この実施例の積層構造の半導体装置は、配線基板に 半導体素子を搭載しこれらを複数層積層し一体化してな るものである。薄型の配線基板からなるパッケージ1 は、半導体パッケージ1の外部接続端子2の列を半導体 素子3の両側辺の近傍に形成されている。半導体素子3 を搭載した複数個のパッケージ1がほぼ横方向のズレが 無い形で縦方向に積み重ねられている。各半導体素子3 は、厚さが 0.05~0.1mmの薄いシリコンチップ から構成され、半導体素子3上には、半導体素子3の内 部回路と接続されている複数の接続電極4及び所定の接 続電極4とこの半導体パッケージ1の2つの外部接続端 子2とを結ぶ分岐配線5が形成されている。従来のメモ リモジュールの中には、図5にも示されるように、半導 体メモリ素子だけしか含まなかった。これは、図1及び 図2も同じである。この実施れではメモリコントローラ 半導体又はクロックジェネレータ半導体についても前記 実施例における半導体メモリと同様に薄型化し、積層モ ジュールの中に組み入れてしまうことに特徴がある。

【0018】この実施例では、最上層の配線基板11に 搭載された半導体素子31がメモリコントロール用半導 体素子又はクロックジェネレータ用半導体素子であり、 その他の層の半導体素子がメモリ素子である。例えば、 第1の半導体パッケージ11の第1の外部接続端子21 は、第1の半導体素子31の接続電極41に接続される 分岐配線51と接続されると共に第1の主配線61にも 接続されている。前記分岐配線5は、前記半導体パッケ ージ1の内の第2の半導体パッケージ12に属する第1 の外部接続端子22からこの第1の外部接続端子と隣接 した位置に配置された前記第2の半導体パッケージ12

の第2の外部接続端子23までこの第2の半導体素子3 2の接続電極42を介して配線された第1の分岐配線5 2を有し、前記主配線6は、前記第1の半導体パッケー ジ11の第1の外部接続端子21から積層方向に隣接す る第2の半導体パッケージ12の第1の外部接続端子2 2まで配置された第1の主配線61を有し、また、前記 分岐配線5は、第3の半導体パッケージ13の第2の外 部接続端子24からこの第2の外部接続端子24と隣接 した位置に配置された前記第3の半導体パッケージ13 の第1の外部接続端子23まで前記第3の半導体素子3 3の接続電極43を介して配置形成された第2の分岐配 線53を有し、また、前記主配線6は、第2の半導体パ ッケージ12の第1の外部接続端子23から積層方向に 隣接する第3の半導体パッケージ13の第2の外部接続 端子24まで配置形成された第2の主配線62を備えて いる。

【0019】以上の構成により、マザーボード上からソ ケットを経て複数のメモリモジュールに高速信号配線を 形成する代わりに、1つの積層モジュール内に全てを含 ませることができるので、マザーボードやソケットの信 号電送特性のコントロールが不要になり、さらなる高速 の動作に対して有利となる。また、1つのメモリコント ローラに接続できる最大メモリ容量には限界があり、そ の限界を超えるメモリをマザーボード上に搭載するには コントローラを複数用意する必要が生じてくる。この場 合に、半導体メモリ素子のみを載せたメモリモジュール の積層による小型化では、マザーボード上に必要なソケ ットとコントローラを準備しなければならず、それらを モジュールとして一体化することでさらに小形化が可能 となる。次に、図4を参照して図1と同様な構造のメモ リモジュールの詳細な構造を説明する。図1乃至4のメ モリモジュールは、配線基板及びその上に搭載された半 導体素子を模式的に示しているが、この実施例では、と くに図2のメモリモジュールを詳細に説明する。図1に 示す半導体素子31を搭載する配線基板11は、図4で は配線基板15と導電ビア絶縁板16との積層体に相当

【0020】図4は、パッケージを用いた半導体装置の 斜視図である。パッケージは、半導体素子31を収容す 40 る開口部17中央部分に持った導電ビア積層板16、半 導体素子31を搭載する配線基板15、パッケージを密 封する上層の配線基板20及びモジュールの複数の外部 電極7、9を有する下層の導電ビア積層板19から構成 されている。すなわち、パッケージは、上層の配線基板 20下層の導電ビア積層板19の間に導電ビア積層板1 6と配線基板15との積層体11、12、13、・・・ が複数層積層され、加熱加圧されて一体に構成されてい る。半導体素子31を搭載する配線基板15は、厚さ4 0μm程度の顕箔付きポリイミド基板もしくはプリント 50 積層板などの絶縁板を用いる。絶縁板にはビアに表面に 第1の外部接続端子21が接続された接続電極が埋め込 まれている。配線基板15上には配線51が形成され、 この配線15は、第1の外部接続端子21と半導体素子 31を隔てて対向している第2の外部接続端子22間に 形成されている。そして、この配線51は、半導体素子 31の接続電極(図示せず)に電気的に接続されてい る。

11

【0021】導電ビア絶縁板16は、厚さ75μm程度 の銅箔付きポリイミド基板もしくはプリント積層板など の絶縁板を用いる。導電ビア絶縁板にはビアに接続電極 が埋め込まれている。導電ビア絶縁基板16の中央部分 には半導体素子31を収容する開口部17が形成されて いる。導電ビア絶縁板16の厚さは、開口部17に半導 体素子31が収容される大きさである。このとき導電ビ ア積層板には接着材18が塗布されているので一体化処 理を行うと接着剤18が開口部17に充填されるように なっている。上層の配線基板20は、配線とランドとを 有し、ビアに接続電極が埋め込まれている。接続電極上 にはランドが形成されている。下層の導電ビア積層板1 例の半導体装置は、以上のような構成により、薄い積層 型パッケージを有する半導体装置を得ることができる。 このメモリモジュールの外部電極7、9間に形成された 高速信号チャンネルを説明する。前記配線は、半導体装 置の入出力端子である外部電極7を出て外部電極9に至 る主配線、半導体パッケージの外部接続端子から半導体 素子に電気的に接続するように配線された分岐配線とか ら構成されている。

【0022】前記分岐配線51は、前記半導体素子の内 の第1の半導体パッケージ11に属する第1の外部接続 端子21からこの第1の外部接続端子21とこの第1の 半導体素子31を隔てて対向した位置に配置された第2 の外部接続端子22まで第1の半導体素子31の接続電 極を介して配線されている。主配線61は、第1の半導 体パッケージ11の第2の外部接続端子22から積層方 向に隣接する第2の半導体パッケージ12の第2の外部 接続端子23まで配置形成されている。分岐配線52 は、前記第2の半導体パッケージ12の第2の外部接続 端子23から第2の半導体パッケージ12を隔てて対向 した位置に配置された第1の外部接続端子24まで第2 の半導体素子32の接続電極を介して配置形成されてい る。また、主配線62は、第2の半導体パッケージ12 の第1の外部接続端子24から積層方向に隣接する第3 の半導体パッケージ13の第1の外部接続端子まで配置 形成されてなる。このように、接続電極から延びる分岐 配線が、半導体パッケージの片側の外部接続端子を次の 層の半導体パッケージの外部接続端子へ垂直な主配線で 結線し、次の層の半導体パッケージでは、半導体パッケ ージ内の分岐配線が、半導体パッケージの前記片側の外

部電極端子から同じ接続電極への分岐配線を経て、半導 体パッケージの前記片側と反対側の外部接続端子2へと 接続される。

【0023】以上の構成により、積層した1つの層の半 導体パッケージから次の層の半導体パッケージへの垂直 方向の主配線が、半導体素子の両側に互い違いに配線さ れるようになるこのため、高速信号用のチャンネル分岐 をする分岐配線の長さが短くなり、分岐間の主配線が垂 直方向だけで極端に短くなってしまうことを避け、分岐 10 間の主配線が垂直及び水平方向の配線により適度な長さ を保つことができるようになり、分岐配線による反射の 影響でチャネル部分の信号波形が乱れてしまうことを防 止できる。

#### [0024]

【発明の効果】本発明は、以上のように、薄型の半導体 パッケージを積層してメモリモジュールを構成すること によりシステムの小型化が可能となる。高速信号用のチ ャンネル分岐する配線の長さが短くなり、分岐間の配線 が垂直方向だけで極端に短くなってしまうことを避けこ 9は、裏面に外部電極18が形成されている。この実施 20 とができ、その結果、分岐間の配線が垂直及び水平方向 の配線により適度な長さを保つことができるようにな り、分岐配線による反射の影響でチャネル部分の信号波 形が乱れてしまうことを防止でき、積層型メモリモジュ ールの高速動作が可能となる。メモリコントローラ半導 体パッケージ (IC) 又はクロックジェネレータ半導体 パッケージ(IC)についてもメモリモジュールとして 一体化することにより、マザーボードやソケットの信号 電送特性のコントロールが不要になり、高速動作に対し てさらに有利となる。

### 【図面の簡単な説明】

【図1】本発明の第1の実施例の半導体装置の斜視図。

【図2】本発明の第2の実施例の半導体装置の斜視図。

【図3】本発明の第3の実施例の半導体装置の斜視図。

【図4】本発明の半導体装置の断面図。

【図5】従来の半導体装置の斜視図。


【図6】図5の半導体装置の回路図。


【図7】従来の半導体装置の斜視図。


### 【符号の説明】


1、11、12、121・・・配線基板 (パッケー

40 ジ)、2、21、22、23、24、122・・・外部 接続端子、3、31、32、33、123・・・半導体 素子、4、4′、4″、41、42、124・・・半導 体素子の接続電極、5、51、52、125・・・分岐 配線、6、61、62、126・・・主配線、7、 7′、7″、9、127・・・外部電極、8、128・ 101・・・メモリコントローラ、10 2・・・ラムバスチャネル、 103・・・コネク タ、104・・・RIMMモジュール、 105・・・ クロックジェネレータ。










【図5】



【図6】

